| Автор |
Сообщение |
|
|
Дата: 08 Июл 2008 11:51:46
#
Вопрос такой, при конструировании приемника КВ с преобразованием вверх (45МГц ПЧ), как добиться
шага хотяб 100Гц. Поглядел серию LM7001/7216/72146 и т.п. там, для VCO работающего от 45Мгц шага меньше чем 1-2кГц в принципе не получить (для 7001 так вобще от 25кГц).
Но наверно это и верно, ибо перестраивать VCO в пределах 45-75Мгц даже с шагом 1кГц для PLL сложновато в плане цепи управления варикапом, я бы даже допустил шаг 5кГц (т.к. первый кварц фильтр планируется с полосой 15 и 30 кГц), но как вобще реализовать настройку одной ручкой с шагом 100Гц (ведь хочется и SSB, тут сразу скажу, опорник SSB фиксирован кварцем, переключение USB|LSB -ЭМФ фильтрами)
Гдет по вторым третьим гетеродинам делать перестройку также ?
|
|
|
Дата: 08 Июл 2008 12:18:34
#
Windk:
ведь хочется...
Гость с юга: Шапку зимнюю, одну, уши мерзнут...
Брыль: Дома отогреешь.
Для шага 100 Гц соответственно надо увеличить постоянную времени цепи АПЧиФ, соответственно увеличится время настройки на частоту, что для сканирования, насколько я могу судить, крайне нежелательно.
Можно сделать иначе. А именно, к уже установленной с шагом 1 кГц частоте добавлять/отнимать 100 Гц, 200 Гц, 300 Гц, и т.д. То есть десять фиксированных частот + еще один смеситель.
|
Реклама
Google
|
|
|
|
Дата: 08 Июл 2008 12:33:18 · Поправил: Windk (08 Июл 2008 12:33:40)
#
да ладно бы скорость сканирования..там просто разрядность делителя в распространенных PLL обычно 16 (макс 65535), то уже никак 1кГц не получить. Но это и не цель, - получить шаг 100Гц по ГПД, вполне устроит 5кГц, и это даже лучше во всех отношениях. А вот дальше, тоже такие же мысли..гдет скажем 2й гетер не папрямую к 2му смесителю основного тракта приемника, а к вспомогательному смесителю, к которому подмешивать от 0 до 5кГц частоту и на выходе иметь (44.500+0...5кГц)
ну а частоту 0...5кГц можно хоть самого микроконтроллера взять хоть с шагом 0.1Гц. а вспомогательный смеситель наверно просто на полевичке сделать, - как ключевой смеситель. Так чтоль? но тогда имхо шуму будет много, ведь фильтр сделать не получиться на выходе вспом. смесителя. и тогда будет вся линейка комбинаций частот..блин.
|
|
|
Дата: 08 Июл 2008 12:40:19
#
Если нет особых требований к экономичности, можно не PLL а DDS использовать, тогда шаг можно хоть 1Гц сделать без потери скорости перестройки.
|
|
|
Дата: 08 Июл 2008 12:53:35
#
Windk
в лоб с одной единственной PLL проблема не решается. есть разные варианты.
1. можно "уводить" опору PLL
2. при апковершине первый фильтр обычно достаточно широкий. можно первым гетеродином шагать с достаточно крупным шагом (~1-5кгц) а второй подстраивать внутри этого шага. т.к. второй перестраивается в очень узком диапазоне, то можно взять PLL, сформировать частоту с крупным шагом, поделить до нужного шага и подставкой сдвинуть вверх
3. можно сделать смесительный гетеродин. например вот так http://www.pro-radio.ru/air/5685/ |
|
|
Дата: 08 Июл 2008 13:53:24
#
экономичность и кол-во PLL не имеет значения, приемник - стационар.
но DDS я чтот пока не понимаю если честно, даже в одной из популярных схем на СКР, и то не прямой синтез и ддс микросхема используется по сути аналогично классической схеме PLL.
Relayer
мне больше интересен 2й вариант, т.к. хотелось бы не отходить от классических/простых решений, но..не с помощью 2ого pll с делением и со сдвижкой, а просто, скажем к кварцу 2ого гет-а подключить варикап и подавать на него ступенчато (с большим числом ступеней) малое напряжение, т.е. вызвать его сдвиг в пределах 5кГц (правда не знаю, позволит ли кварц 44.500 + 5кГц), а контролировать частоту банально частотомером - теже PLL микросехмы обычно такой механизм уже имеют на борту, например LC7216/7218 меряет до 70Мгц, поделив на 8, если я верно понял, так что, шаг даже 50Гц достижим, просто читать контроллером частоту 2гет-а и подстраивать его до тех пор пока не достигнем края, затем переключаем основной PLL на 5кГц и далее опять 2й гоним, (при этом нужно будет в момент переключения основного на 5кГц, 2 гет сразу выводить на 44505 и гнать вниз до 44500) шажками, какие получаться, но они будут в пределах 50-100Гц, главное их не выдерживать, а измерять для правильности индикации частоты..так чтоль..?
|
|
|
Дата: 08 Июл 2008 13:53:55
#
Вопрос такой, при конструировании приемника КВ с преобразованием вверх (45МГц ПЧ), как добиться
шага хотяб 100Гц. Поглядел серию LM7001/7216/72146 и т.п. там, для VCO работающего от 45Мгц шага меньше чем 1-2кГц в принципе не получить (для 7001 так вобще от 25кГц).
Relayer перечислил все оьычно применяемые способы - второй из них широко использовался в 80-х годах.
Третий способ - в семидесятых. Первый способ (в ширпотребе и не только) применяется сейчас, только для предсказуемости частоты в качестве опоры всё чаще применяют DDS. Например, в транссивере K-2 применяется кварцевый генератор с уводом частоты, а в FT-897 или ICOM-7800 - в качестве опоры первой петли стоит DDS.
Не удержусь сослаться на себя - http://forum.cqham.ru/viewtopic.php?p=220065#220065
Где-то в тоё теме я описывал алгоритмы управления, которые реализованны в управляющей программе из темы http://forum.cqham.ru/viewtopic.php?t=15274 |
|
|
Дата: 08 Июл 2008 13:56:53
#
даже в одной из популярных схем на СКР, и то не прямой синтез и ддс микросхема используется по сути аналогично классической схеме PLL DDS как делитель с переменным коэф. деления? Не получить качественного сигнала...
|
|
|
Дата: 08 Июл 2008 14:00:35
#
Если нет особых требований к экономичности, можно не PLL а DDS использовать, тогда шаг можно хоть 1Гц сделать без потери скорости перестройки.
Экономичность не страдает... Я (на плате приведенной по ссылке) получил потребление по 9 вольтам около 140 мА, из них 50 есть опорный генератор... И это - три гетеродина для приемника с апконверширом с шагом 10 герц.
|
|
|
Дата: 08 Июл 2008 14:39:58
#
GenaSPB
Гена, выложите свою схемку AD9834 + ADF4001 в копилку, может кто тут и посмотрит.
Решение очень простое и изящное, минимум энергопотребления и дёшево. Я к такой же структуре синтезатора пришёл. Единственное что тут нужно - фильтр для DDS искать поуже, из номенклатуры стандартных пьезокерамических.
Чистый AD9951 забросил уже : кушает много току, спектр хуже чем у варианта ADF4001+AD9834.
|
|
|
Дата: 08 Июл 2008 14:41:14
#
GenaSPB
примерно понятно.. поскольку PLL в опорном делителе имеет большой коэф-т (с 7.2Мгц до 1кГц) то наверно здесь действительно не сложно будет получить контролируемые 100Гц... надо собрать на макетке простенькое чтот, посмотреть что почем..какие зависимости.
Спасибо!
|
|
|
Дата: 08 Июл 2008 14:50:20
#
Единственное что тут нужно - фильтр для DDS искать поуже, из номенклатуры стандартных пьезокерамических.
а почему это так критично? ведь это не выходная цепь, а входная для опорника PLL ?
|
|
|
Дата: 08 Июл 2008 15:35:44
#
Windk, "велосипед" уже придуман http://www.radioscanner.ru/info/article175/ для горячо любимого ДЕ1103, точнее - для перестройки третьего гетеродина. Что мешает эту платку подсоединить ко второму гетеродину? В 1103 и так частота прыгает каждый килогерц, а что мешает ее заставить прыгать каждые 20-100Гц? Потребление минимум, а шаг, если поговорить с разработчиком, можно, наверно, сделать и менее - получается обычный ЦАП.
Я не помню, что мне ответил автор (ответил ли?) в соответствующем форуме на вопрос: почему управление не по второму гетеродину?
Это, конечно, компромисс, но зато просто. |
|
|
Дата: 08 Июл 2008 16:10:22
#
Windk
Если приемник стационарный – может использовать по второй пч (450кгц) SDR?
Написать софт управления синтезатором с шагом к примеру 5кгц (пойдет и LM7001)
а подстройку по нулевой(уже третьей) пч делать с точностью в герцы программно.
Для этих целей можно попробовать программу SpectraVue(шас наверно меня побьют :)
В этой программе (кроме имеющихся AM,SSB,FM детекторов, водопада и всяких рюшек)
есть возможность стороннего управления. Как пример, возьмем настройку на частоту
14,123456мгц… Ваша программа берет вводную частоту и рассчитывает грубое значение
с точностью 5кгц. И это будет (для пч45мгц) 14,123456+45=59,123456мгц – соответственно
для шага 5кгц получим грубую частоту первого гетеродина – 59,120мгц.
Оставшаяся коррекция 59,123456-59,120000=3,456кгц делается в программе SpectraVue.
Будет работать великолепно, но есть один ($) минус – нужен компьютер…
Хотя куда без него в наше время? :)
P.S.
Кроме программы SpectraVue, есть и другие, которые можно использовать как софт
детектор с возможностью подстройки с точностью в герцы. Пробуйте…
|
|
|
Дата: 08 Июл 2008 16:16:15
#
Windk
Если управление этим приемником делать на базе контролера (а как иначе? :)
То можно использовать частоту опорного генератора в LM7001 – 7200кгц, для
формирования квадратурного сигнала в 450кгц с помощью самого контролера.
Схема третьей(нулевой) пч упрощается до двух мс (NE5532 и 74hc4053 к примеру)
|
|
|
Дата: 08 Июл 2008 16:24:58 · Поправил: GenaSPB (08 Июл 2008 16:29:19)
#
Гена, выложите свою схемку AD9834 + ADF4001 в копилку, может кто тут и посмотрит.
Решение очень простое и изящное, минимум энергопотребления и дёшево. Я к такой же структуре синтезатора пришёл. Единственное что тут нужно - фильтр для DDS искать поуже, из номенклатуры стандартных пьезокерамических.
Чистый AD9951 забросил уже : кушает много току, спектр хуже чем у варианта ADF4001+AD9834.
И правильно сделали, что забросили.
Насчет копилки - _там_ где сейчас лежит (давно уже) ничего с ним не сделается - схема и печатные платы там есть. А _здесь_ у меня нет столько рейтинга, чтобы эти архивы поместились.
примерно понятно.. поскольку PLL в опорном делителе имеет большой коэф-т (с 7.2Мгц до 1кГц) то наверно здесь действительно не сложно будет получить контролируемые 100Гц... надо собрать на макетке простенькое чтот, посмотреть что почем..какие зависимости.
Спасибо!
А я перестал понимать после Вашего поста... В PLL у меня делитель выбран равным 21 - 10.7 МГц +/- 50 кГц до ~465 кГц делится - и шаг на выходе петли (после умножения) 10 герц (так как точность где-то 1 Гц из-за 28-битной DDS. Алгоритмы я пытался объяснить где-то в середине той темы, где документация на синтезатор выложена. Демо-программа алгоритма есть в статье http://www.cqham.ru/dds_prog.htm.
А очень понятным языком что-зачем и почему (в том числе и про выбор фильтра за DDS) писал John Miles в своей статье
http://www.thegleam.com/ke5fx/synth/article.pdf
Загляните на адрес http://www.thegleam.com/ke5fx/synth.html - это то, что меня вдохновило начать эти все эксперементы. |
|
|
Дата: 08 Июл 2008 16:40:31
#
|
|
|
Дата: 08 Июл 2008 16:58:27 · Поправил: GenaSPB (08 Июл 2008 17:00:50)
#
Вопрос такой, при конструировании приемника КВ с преобразованием вверх (45МГц ПЧ), как добиться
шага хотяб 100Гц. Поглядел серию LM7001/7216/72146 и т.п. там, для VCO работающего от 45Мгц шага меньше чем 1-2кГц в принципе не получить (для 7001 так вобще от 25кГц).
Но наверно это и верно, ибо перестраивать VCO в пределах 45-75Мгц даже с шагом 1кГц для PLL сложновато в плане цепи управления варикапом, я бы даже допустил шаг 5кГц (т.к. первый кварц фильтр планируется с полосой 15 и 30 кГц), но как вобще реализовать настройку одной ручкой с шагом 100Гц (ведь хочется и SSB, тут сразу скажу, опорник SSB фиксирован кварцем, переключение USB|LSB -ЭМФ фильтрами)
Гдет по вторым третьим гетеродинам делать перестройку также ?
Добро пожаловать в клуб! Я знаю около дсятка человек (они отвечали в одной из похожих тем, gриводили фотографии)...
Увеличить
ps: олько не делайте так же, AD831 для первого смесителя оказался слабоват... ADE-1 более подходящий. |
|
|
Дата: 08 Июл 2008 17:38:05 · Поправил: Windk (08 Июл 2008 17:39:32)
#
ats52
так вот и я о том же чуть выше..менять частоту 2ого гет-а с цап, контролируя его частоту путем замера. в
отличие от дорабоки дегена. где наудачу. что частота будет линейно меняться вслед за цап. по алгоритму как я описал, правда неизвестно. удасться ли в пределах 5кГц так смещать кварц 2ого гет-а.
NextDoor
SDR мне отчасти интересно, но хотелось бы пока построить полноценно приемник без компа. хотя выход на SDR планируется, но это позже, и кстати, спасибо за подсказку как проще организовать этот выход.
GenaSPB
А я перестал понимать после Вашего поста...
ну я так понял, имеем классический PLL+vco, где VCO работает в диап-е 45-75Мгц с шагом 5кГц, но в качестве карц. рез-на на 7.2МГц у этой PLL подключена микросхема DDS, которая на своем выходе, выдает практически синус, или прямоугольный сигнал, и меняет частоту видимо в пределах 7-7.2мгц, что после деления внутренним опорным делителем в PLL на фазовом детекторе будет не 1кГц. а что-то рядом. т.о. смещая VCO на это различие от 1 кГц, - т.е. как я понимаю те самые 100Гц , так?
Добро пожаловать в клуб!
Спасибо. и за линки тоже. процесс постройки у меня не спешный, есть время спокойно почитать, подумать. )
|
|
|
Дата: 08 Июл 2008 17:56:07
#
GenaSPB:
AD831 для первого смесителя оказался слабоват... ADE-1 более подходящий.
А вот еще более подходящий, особенно для портативного варианта. |
|
|
Дата: 08 Июл 2008 18:09:13 · Поправил: GenaSPB (08 Июл 2008 18:21:56)
#
А вот еще более подходящий, особенно для портативного варианта.
параметр IP3I более подходящего варианта в студию... и его NF. Не забывая, ято у ad831 около + 3 dBm (почему первоисточник указал +15.75dBm - не пойму... по выходу у 831-й около 23 dBm. Да и куда такие dBm при том NF, который получается - уж проще аттенюатор поставить, если чувствительность не нужна.... Может первристочник мерял что-то другое? Но там не указано... наверное, "обычный стиральный порошок". Не указано ни что за смеситель, ни какие режимы (хотя бы потребление).)
В случае ADE-1 затраты - 30 мА на питание усилителя LO1. Для портативного варианта, как большинству надо, хватит и SA612 (NE602) с её парой милиампер.
VCO работает в диап-е 45-75Мгц с шагом 5кГц,
Нет, с шагом 10 Герц - при частоте сравнения в несколько сотен килогерц.
что после деления внутренним опорным делителем в PLL на фазовом детекторе будет не 1кГц. а что-то рядом.
не 1 кГц, а сотни килогерц.
|
|
|
Дата: 08 Июл 2008 18:15:25
#
GenaSPB:
параметр IP3I более подходящего варианта в студию... и его NF. Не забывая, ято у ad831 около + 3 dBm
В конце статьи - таблица. Можете ознакомиться.
|
|
|
Дата: 08 Июл 2008 18:31:50
#
GenaSPB:
параметр IP3I более подходящего варианта в студию... и его NF. Не забывая, ято у ad831 около + 3 dBm
В конце статьи - таблица. Можете ознакомиться.
К сожалению, данные в таблице расходятся с тем, что мне известно про "обычные смесители на Gilbert Cell".
И NF=почти 14 дБ да плюс потери 6 дБ...
Если предположить NF следующего за таким смесителем каскада равным 3 dB, дадут итоговый NF со входа смесителя около 23 дБ.... Не вижу смысла отвлекаться на эту тему, и так уже три года потратил на то, чтобы убедиться в недостаточности IP3i у AD831. Если соберете предложенный автором смеситель в виде платки (входы-выход - 50 Ом, уровень гетеродина -6 dBm, частота гетеродина до 150 МГц, питание 9 вольт) - могу подключить её вместо узла смесителя в своём аппарате и сравнить.
|
|
|
Дата: 08 Июл 2008 18:41:03 · Поправил: semizador (08 Июл 2008 18:44:08)
#
GenaSPB:
К сожалению, данные в таблице расходятся с тем, что мне известно про "обычные смесители на Gilbert Cell".
Ну я так и знал. Во-первых, это не обычная "джильбертовская ячейка", зато в AD831 именно она. Во-вторых, AD831 потребляет более 100 мА, а представленный в статье вариант смесителя с ООС - раза в три меньше. Ну и кроме того, есть у автора еще третий вариант подобного смесителя с ООС, NF которого менее 6 dB, то есть лучше кольцевого диодного. На все свои три схемы смесителя с ООС Кристофер Траск получил патенты, один из них есть в разделе "Файлы".
NF у AD831 указан 10,3 dB на частоте 10,7 МГц и 14 dB - на 150 МГц.
А потери у ADE-1 те же, только ему для нормальной работы +10 dBm надо закачать...
|
|
|
Дата: 08 Июл 2008 18:52:02 · Поправил: semizador (08 Июл 2008 18:52:57)
#
GenaSPB:
почему первоисточник указал +15.75dBm - не пойму...
"Первоисточник" его измерил, см. первую статью о смесителях с ООС. Обратите внимание на режим по постоянному току, всего-то навсего... |
|
|
Дата: 08 Июл 2008 19:00:04 · Поправил: GenaSPB (08 Июл 2008 19:08:01)
#
Ну я так и знал. Во-первых, это не обычная "джильбертовская ячейка",
В итоговой таблице в статье есть такая строка. И её параметры кажутся мне взятыми с потолка.
А 10 дБм для пассивного смесителя прекрасно обеспечивает AD8350-15 с потреблением около 30 мА. Не вижу смысла.
Проблеы начинаются при 17 и выше... проблемы типа повышения уровня пораженных точек и так далее... Я бы рад применить такой смеситель, только почему-то никто не производит... а производят всякое устаревшее.
Короче, если знаете где взять указанные в статье сборки от Intersil - появится шанс проверить в натуре. Если нет - не надо советовать... Как Вы понимаете, я не могу тратить тысячи долларов на закупку лентами. Mini-Circuits, ADI, M/A-COM и Hittite доступны в разумных количествах. Соответственно, выбираю из того, что есть.
Считайте, что я вынужденно не применяю столь продвинутую схемотехнику. Да, для остальных - ADE-1 это аналог упоминаемой в статьях SBL-1
|
|
|
Дата: 08 Июл 2008 19:09:02
#
GenaSPB:
Ну я так и знал. Во-первых, это не обычная "джильбертовская ячейка",
В итоговой таблице в статье есть такая строка. И её параметры кажутся мне взятыми с потолка.
Виноват, прошу прощения. Надо просто внимательно прочесть сначала первую, а затем вторую статью автора с описанием предложенной им топологии активного смесителя с ООС.
GenaSPB:
Короче, если знаете где взять указанные в статье сборки от CALOGIC - появится шанс проверить в натуре.
Свой третий смеситель автор на обычных ВЧ-парах от NEC и Panasonic собирал. В Киеве мне их на одной фирме-поставщике предлагали в количествах от десятка штук. Вам, разумеется, я рецептов где достать эти пары дать не могу...
Я бы попробовал на обычных КТ368, только нет у меня анализатора спектра чтобы IP3 измерить...
|
|
|
Дата: 08 Июл 2008 20:28:55
#
(правда не знаю, позволит ли кварц 44.500 + 5кГц),
Думаю, 45000 - 45495, если приглядеться, то есть минус 5 кгц.
На этой частоте такую перестройку не получить, поскольку кварцы тут работают на третьей гармонике. Примените генерацию на первой и утройте.
|
|
|
Дата: 08 Июл 2008 20:54:14 · Поправил: Windk (08 Июл 2008 20:57:26)
#
Нет, с шагом 10 Герц - при частоте сравнения в несколько сотен килогерц.
...
не 1 кГц, а сотни килогерц.
понял то, что надо читать Джона Майлса.. :). т.к. пока не ясно, как PLL так загоняют.. Ок.
Думаю, 45000 - 45495, если приглядеться, то есть минус 5 кгц.
На этой частоте такую перестройку не получить,
2я ПЧ 500 кГц. поэтому кварц 44.500..но не суть. ну тогда длать как том же дегене и ему подобных, шаг основного PLL 2 кГц, а к кварцу во первых делать +1кГц на нечетных частотах и еще +1 для движения вниз с шагом 100Гц, путем варикапа от ЦАП МК.
|
|
|
Дата: 08 Июл 2008 22:08:49
#
Странная штука с этими (саморобными) синтезаторами… Берем LM7001 за 1$.
Вместо кварца на 7,2мгц подкидываем к этой микрухе DDS синтез за 5-50$ и
получаем….. А спрашивается – Зачем так мутить? Так можно докатиться до
варианта тактирования LM7001(к примеру) чипом из серии AD99… :)
Фактически, частота сравнения в LM7001 – колеблется от 1-25кгц (зависит от шага).
Может лучше будет (контролер ведь есть) опорную частоту для фазового компаратора
синтезировать с помощью самого контролера? Этот же контролер будет выступать и
N-разрядным делителем входной частоты. Остается добавить мс 561тм2 в качестве
фазового компаратора и получится синтез «от» и «до» вашей VCO с шагом хоть 1гц.
Проясню некоторые моменты:
1. В качестве опорной частоты используется программный DDS 32бит синтезатор.
2. В качестве 16-ти разрядного делителя сигнала с VCO – используется аппаратный
таймер/счетчик этого же контролера. (оптимально пойдет ATMEGA8)
Строил такой синтез для проверки идеи – результатом остался доволен вполне.
Получился синтезатор частоты с шагом 10гц(хватает за глаза), работающий в диапазоне
от 1кгц до 1ггц (рабочий диапазон зависит от используемого в схеме VCO).
Конструкция: Atmega8, SP4666(вч делитель на 64/256 от 10мгц до 1,3ггц) и 561тм2. |
Реклама
Google |
|
